Симуляцiя та синтез апаратури

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

Національний авіаційний університет

Факультет комп'ютерних наук та технологій

Кафедра комп’ютерних систем та мереж

ЗВІТ

з лабораторної роботи № 2

із дисципліни «Комп'ютерні системи»

Виконав:

студент групи КС-333Б

Олександр Винник

Перевірила:

асистент Анна СТОЛЯР

Київ 2023

Лабораторна робота № 2

СИМУЛЯЦІЯ ТА СИНТЕЗ

АПАРАТУРИ

Мета: закріплення теоретичних знань з організації процедур симуляції та синтезу комп’ютерної апаратури.

Варіант 4

[pic 1]

1. Завантажуємо та встановлюємо Intel Quartus Web Edition Design Software
2. Створюємо папки для зберігання файлів проєктів
3. Запускаємо Quartus та створюємо новий проєкт

[pic 2]

1. У вікні, що відкрилося, натискаємо далі

[pic 3]

1. Вибираємо директорію, де будуть зберігатися файли проєкту. Вводимо назву проєкту Винник_333_2vhdl

[pic 4]

1. У цьому вікні є можливість додати вже наявні файли, таких у нас немає, тому натискаємо далі

[pic 5]

1. У цьому вікні є можливість обрати пристрій, що буде використаний для симуляції, використовуємо стандартні налаштування і натискаємо далі:

[pic 6]

1. Обираємо інструмент для симуляції та формат, натискаємо далі:

[pic 7]

1. Переглядаємо налаштування проєкту, натискаємо завершити:

[pic 8]

1. Після завершення відкриється вікно проєкту:

[pic 9]

1. Створюємо новий файл VHDL:

[pic 10]

1. Описуємо схему дану у варіанті на мові VHDL та зберігаємо файл:

[pic 11]

1. Компілюємо проєкт:

[pic 12]

1. Повідомлення про успішну компіляцію проєкту

[pic 13]

1. Використаємо Netlist Viewers для перегляду схеми проєкту:

[pic 14]

[pic 15]

[pic 16]

[pic 17]

1. Повторив кроки 2-9 для мови Verilog, всі кроки ідентичні окрім вибору інструменту для симуляції та формату:

[pic 18]

1. Створюємо новий файл Verilog HDL

[pic 19]

1. Описуємо схему дану у варіанті на мові VHDL та зберігаємо файл:

[pic 20]

1. Компілюємо проєкт

[pic 21]

1. Використаємо Netlist Viewers для перегляду схем проєкту:

[pic 22]

[pic 23]

Висновок: У даній лабораторній роботі я закріпив отримані теоретичні знання з організації процедур симуляції та синтезу комп’ютерної апаратури.

Контрольні запитання:

1. Визначити поняття симуляції та синтезу

Симуляція визначає функції, стан модуля при збудженні його входів та перевірці відповідності сигналів на його виходах.

Синтез – це перетворення текстового опису модуля в схемотехнічний.

1. У чому полягає відмінність мов HDL?

        Основна відмінність між мовами HDL полягає у синтаксисі та методології опису апаратури. Наприклад, Verilog є більш простою мовою, яка дозволяє коротко описувати апаратуру за допомогою низькорівневих конструкцій. З іншого боку, VHDL є більш формальною мовою з підтримкою багатьох функцій, таких як моделювання поведінки та опис структури.