Пристрій логічного множення

Курсова робота
з предмету
«Мікросхемотехніка
на тему
Пристрій логічного множення

ЗМІСТ[pic 1]

Вступ        4

1 Завдання        5

2 Розробка структурної схеми системи        6

3 Вибір елементної бази        8

4 Розробка принципової схеми        12

4.1 Розробка блоку пам’яті        12

4.2 Розробка блоку керування        13

4.3 Опис принципової схеми        14

Висновки        16

Список використаних джерел        17

Додатки        18

Вступ

Під час бурхливого розвитку науки і техніки з'явилося все більше різноманітних обчислювальних і обробних пристроїв, які виконують якусь одну спеціалізовану операцію. У цих пристроях інформація представлена в цифровому вигляді. І дуже важливо перед проектуванням таких пристроїв чітко уявляти собі алгоритм роботи. Адже від їх роботи залежить дуже багато чого в нинішній час, а деколи навіть і життя багатьох десятків людей.

В даному курсовому проекті буде розроблено пристрій логічного множення чисел, який може застосовуватися для обробки різного роду цифрової інформації.

1 Завдання

Тема: Пристрій логічного множення.

Вхідні дані:

А – зберігається в комірці пам’яті ОЗП 35F16 (розрядність 36);

В – отримано з 1 бітової лінії зв’язку у двійковому вигляді (розрядність 18).

Вихідні дані: Розробити схему електричну принципову цифрового пристрою, виконуючого кон’юнкцію двох чисел А і В. Результат кон’юнкції комутувати у магістраль розрядністю 8 біт.

Елементна база: регістр, логічні елементи, ОЗП, демультиплексор, мультиплексор, АЛП.

2 Розробка структурної схеми системи

Розроблювана система повинна виконувати такі функції:

- на вхід у паралельному коді отримувати число А розрядністю 36 з певної комірки пам’яті ОЗП;

- на вхід у послідовному коді отримувати число В розрядністю 18 з лінії зв’язку;

- виконувати логічне множення двох чисел (кон’юнкцію);

- результат видавати у 8-бітну шину.

Таким чином, робимо висновок, що схема обов’язково повинна містити наступні складові частини:

- блок керування, який буде генерувати сигнал установки адреси пам’яті для видачі в ОЗП, а також видавати сигнал на отримання вхідних чисел та їх перетворення за необхідністю, та генерувати сигнали керування при видачі результату в 8-бітну шину;

- вхідний блок для отримання, перетворення та збереження вхідних чисел при необхідності;

- схему логічного множення;

- вихідний блок для організації пакетної видачі результату.

Тоді структурна схема системи буде мати наступний вигляд (рис. 2.1).

[pic 2]

Рисунок 2.1 – Структурна схема системи

3 Вибір елементної бази

Розглянемо, з яких елементів краще виконати описані складові частини системи.

Вхідний блок:

На вхід подається число А розрядністю 36 у паралельному коді з комірки пам’яті. Очевидно, щовоно виставляється в шину розрядністю 26 та залишається незмінним, пока не зміниться в ОЗП, отже, ніяких додаткових схем проміжкового збереження не потрібно.

На вхід подається число В розрядністю 18 у послідовному коді з 1-бітної лінії зв’язку. Оскількипотім потрібнобуде виконувати логічне множення чисел, а це зручно проводити у паралельному коді, то потрібно мати перетворювач коду з послідовного в паралельний. Для цієї мети доцільно використовувати регістр, що має вхід послідовного завантаження даних та має можливість паралельного представлення отриманих даних.

Оскільки нам потрібно організувати прийом 18 розрядного числа, то доцільно використати регістр К1533ИР11, що має вхід послідовного завантаження даних та можливість представлення даних у паралельному вигляді.