Синтез арифметико-логічних пристроїв з розподіленою логікою

Національний технічний університет України

«Київський політехнічний інститут ім. І. Сікорського»

Факультет інформатики та обчислювальної техніки

Кафедра обчислювальної техніки

Алгоритми та методи обчислень

Лабораторна робота №1

«Синтез арифметико-логічних пристроїв з розподіленою логікою»

Виконав:

студент групи ІО-16

Крамар Микита
Номер залікової книжки:

1613

Перевірив:

доц.

Верба О.А.

Київ 2022

Лабораторна робота № 1

Тема: «Обчислювальна складність алгоритмів сортування».

Мета:  Одержати навички в проектуванні арифметико-логічних пристроїв з розподіленою логікою і автоматів управління з жорсткою логікою

Теоретичні відомості:

За структурою розрізняють АЛП з розподіленою та зосередженою логікою. Інакше їх називають відповідно АЛП із закріпленими та загальними мікроопераціями.

В АЛП першого типу апаратура для реалізації мікрооперацій розподілена між регістрами та закріплена за ними, тобто кожен регістр використовує власну логіку для виконання мікрооперацій. У пристроях другого типу всі логічні ланцюги об'єднані в арифметико-логічному блоці, а всі регістри реалізовані у вигляді надоперативного запам‟ятовуючого пристрою. АЛП з розподіленою логікою складаються з двох функціональних частин (рис. 2.1): управляючий пристрій (УП), що забезпечує формування всіх управляючих сигналів; операційний пристрій (ОПр), що забезпечує перетворення інформації та виконує мікрооперації над машинними словами.

Побудова таких АЛП відбувається за наступними етапами:

1. Для кожної операції будується операційна схема та функціональний мікроалгоритм (Ф-микроалгоритм). Рекомендується обирати такі мікроалгоритми виконання операцій, що краще об‟єднуються, тобто вимагають однакового напрямку зсувів в регістрах, однакову схему з‟єднання регістрів і суматорів і таке інше.

2.Обирається розрядність регістрів, лічильників. Виконується логічне моделювання роботи ОПр, наприклад, із застосуванням діаграми стану регістрів при виконанні мікрооперацій з критичними значеннями операндів.

3. Розробляється функціональна та принципова схеми ОПр із зазначенням управляючих сигналів для кожного вузла пристрою.

4. Складається структурний мікроалгоритм (С-микроалгоритм) виконання заданих операцій, що враховує спосіб управління мікроопераціями на вузлах ОПр.

5. Виконується синтез управляючого пристрою.

6. Складається функціональна та принципова схеми всього АЛП. При синтезі управляючого автомата необхідно враховувати можливість формування просічек, що може привести до невірного результату обчислень в операційному пристрої.

Крім цього, необхідно враховувати можливість перетинання управляючих сигналів в часі (наступний сигнал встановлюється раніше ніж знімається попередній сигнал). Якщо сигнали подаються на один регістр, то можливий збій виконання мікрооперацій.

Для правильної роботи операційного пристрою необхідно корегування структурного мікроалгоритму роботи автомата або графа наступним чином.

1. Якщо дві сусідні операторні вершини містять управляючи сигнали для одного регістра (лічильника), то між вершинами треба включити пусту операторну вершину. Це виключить накладення сигналів.

2. Перевірка умови, що змінюється в даному такті, може перевірятися тільки в наступному такті (наприклад, змінюється стан лічильника в даному такті – перевірка тільки в наступному такті).

3. Якщо операторна вершина охоплюється петлею для циклічного виконання мікрооперації, то необхідно забезпечити перепад сигналів, що подаються на регістри (лічильники), інакше мікрооперації виконуватись не будуть. У випадку, коли це неможливо забезпечити перестановкою вершин в циклі, необхідно додати порожню вершину.