Тестирование оперативных запоминающих устройств
Автор: ansevold • Декабрь 10, 2018 • Лабораторная работа • 419 Слов (2 Страниц) • 427 Просмотры
МИНИСТЕРСТОВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
Национальный аэрокосмический университет им. Н.Е. Жуковского
«Харьковский авиационный институт»
Кафедра систем управления летательными аппаратами
Отчёт
по лабораторной работе №7
по дисциплине «Микроконтроллеры в системах управления»
на тему «Тестирование оперативных запоминающих устройств»
ХАІ.301.050201.
Выполнил: студент гр.322
(№ групи) (Ф.И.О.)
____________________________________
(подпись, дата)
Проверил: доцент каф. 301______________
(научная степень, учёное звание)
________________________Джулгаков В.Г.
(подпись, дата) (Ф.И.О.)
2018
Цель работы: изучить особенности построения микропроцессорной системы на основе шинной конфигурации; разработать программы для тестирования участка оперативной памяти УУМС.
Выполнение работы
Варианты заданий приведены в табл. 7.1.
Таблица 7.1 – Варианты заданий
Вариант | Объем области памяти, Кбайт | Физические адреса ВПД |
3 | 4 | 6000h – 6FFFh |
Рекомендуемый способ тестирования – заполнить все ячейки тестируемой области памяти двоичным кодом, одинаковым для всех ячеек, после чего выполнить обратное чтение содержимого каждой ячейки и сравнение с заданным кодом.
Таблица 7.2- Константы и переменые
[pic 1]
[pic 2][pic 3]
Рисунок 7.1 – Блок-схема модуля заполнения памяти(слева) и тестирования памяти(справа)
Листинг программы
SSI_WH equ 0993h
SSI_B equ 0940h
Val equ 13
S equ 16
StAddr equ 6000h
Delay01s equ 0200h
Delay1s equ 0220h
Adr1 equ 6001h
Adr2 equ 60FFh
Adr3 equ 6789h
DSEG
org 30h
CntS: ds 1
CntB: ds 1
NF: ds 1
FAddr: ds 2
XSEG
org 0FFF1h
Leds: ds 1
CSEG
org 2000h
mov CntS,#0
mov CntB,#0
mov A,#0
mov DPTR,#Leds
movx @DPTR,A
mov DPTR,#StAddr
m1:mov A,#Val
movx @DPTR,A
...