Исследование шифраторов и дешифраторов

ЛАБОРАТОРНАЯ РАБОТА  №  6

ТЕМА: ИССЛЕДОВАНИЯ ДЕШИФРАТОРОВ И ШИФРАТОРОВ

Цель:

1. Исследовать работу дешифраторов и шифраторов в интегральном исполнении в среде EWB 5.12

2 Получить практические навыки в создании моделей цифровых устройств с использованием типовых интегральных схем с учетом их компановочных особенностей.

3. Развить интерес у обучаемых к изучению и использованию средств вычислительной техники.

Общие сведения

Дешифратором называется комбинационная схема с несколькими входами и выходами, которые превращает код, который подается на входы, в сигнал на одному з выходов, номер которого совпадает а значением кода на входе.

Другими словами дешифраторы — микросхемы средней степени интеграции, предназначенные для преобразования двоичного кода в напряжение логического уровня, появляющееся в том выходном проводе, десятичный номер которого соответствует двоичному коду. Например, входной код 1001 должен сделать активным провод с номером 9. Во всех остальных проводах дешифратора сигналы должны быть нулевыми.

В общем случае дешифратор с n входами имеет 2n выходов, так же n-разрядний код входного слова может принимать 2n  разных значений, и каждому из этих значений отвечает сигнал 1 на одному из выходов дешифратора.

На выходах дешифратора с номерами 0,1, 2, .... 2n-1 вырабатываются значения булевих функций соответстенно:

F0 = x’1x’2...x’n-1 x’n;

F1 = x1x’2...x’n-1 x’n;

F2 = x’1x2...x’n-1 x’n;

................................

F2n - 1 = x1x2...xn-1 xn;

[pic 1]

Рис.1 Условное обозначение дешифратора:

Рассмотрим схему и работу дешифратора в базисе логических элементов И-НЕ, НЕ для двухразрядного входного слова. Такая схема имеет 22 = 4 выхода и она представляет собой набор из четырех двоичных логических элементов И-НЕ на входы которых подаются все возможные комбинации прямых и инверсных значений разрядов слова. Для получения прямых кодов исходных сигналов, к выходам подключаются инверторы.

Функциональная схема дешифратора, который реализовывает указанную функцию представлена на рис 2..

[pic 2]

Рис. 2. Функциональная схема дешифратора на два входа

В том случае, когда каждый элемент схемы имеет вход для сигнала синхронизации, тогда такая схема называется дешифратором с входом синхронизации. Это позволяет каскадно наращивать дешифраторы и создавать из типовых микросхем дешифраторов, выпускаемых промышленностью, создавать дешифраторы с требуемой конкретной конфигурацией.

Пример практической реализации дешифратора

Дешифратор К155ИДЗ (зарубежный аналог - 74154 ) осуществляет дешифрацию четырехразрядного двоичного кода на 16 выходов с инверсией. У схемы имеется два входа  (#E1 и #E2 – аналоги #CS –выбор микросхемы), которые позволяют реализовывать каскадное наращивание размера дешифратора, включаю несколько данных микросхем вместе.

Дешифратор К155ИДЗ потребляет ток 56 мА Время задержки распространения  сигнала для  цепи  вход А —выход составляет 36 нс; для цепи вход Е — выход 30 нс.

[pic 3]

Рис. 3. Дешифратор К155ИДЗ (а) и его цоколевка (б)