Многоразрядный двоичный сумматор

Министерство науки и высшего образования Российской Федерации

Федеральное государственное бюджетное образовательное

учреждение высшего образования

«Санкт-Петербургский государственный лесотехнический университет

имени С. М. Кирова»

Факультет среднего профессионального образования

«Колледж автоматизации лесопромышленного производства»

РЕФЕРАТ

на тему:

«Многоразрядный двоичный сумматор»

Выполнил:

Студент группы ИС-111

Потапенко Д.В.

Проверяющий:

Преподаватель

Буднинский А.И.

«__»___________2021

Оглавление

1) Понятие  сумматора..2

2) Классификация сумматоров (кратко)..2

2.1) По способу реализации2

        2.2) По принципу действия2

        2.3) По архитектуре3

        2.4) По способу действия4

3) Понятие  двоичного сумматора..4

3) Многоразрядный двоичный сумматор5

7) Заключение7

8) Список литературы7

Понятие сумматора

Сумматор - устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов; устройство, производящее операцию сложения.

Сумматор - это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.

В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

Классификация сумматоров

По способу реализации:

- Механические (переменные воспроизводятся механическими перемещениями);

- Электромеханические (машинными переменными являются механические (обычно угол поворота) и электрические (обычно напряжение) величины);

- Электронные (представляет числовые данные при помощи аналоговых физических параметров, а именно скорость, длина, напряжение, сила тока, давление);

- Пневматические (переменные представлены в виде величин давления воздуха (газа) в различных точках специально построенной сети).

По принципу действия:

- На счётчиках, считающие количества импульсов входного сигналах;

- Функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:

- логические, каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса;

- табличные, с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных:

- в ПЗУ, ППЗУ (аппаратные) (надёжнее и дешевле логических, так как вместо полупроводников, выполняющих логические вычисления, в ПЗУ используются проводники и изоляторы ("прошивки")) или

- в ОЗУ (аппаратные и программные).

По архитектуре:

- Четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;

- Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд;

- Полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления;