Разработка вычислительного блока

Министерство науки и высшего образования Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования

«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)

Кафедра комплексной информационной безопасности электронно-вычислительных систем (КИБЭВС)

«РАЗРАБОТКА ВЫЧИСЛИТЕЛЬНОГО БЛОКА»

Отчет по лабораторной работе №8

по дисциплине «Электроника и схемотехника»

Вариант №5

Томск 2021

Целью данной лабораторной работы является развитие навыков для совместного применения устройств средней степени интеграции.

Постановка задачи

Необходимо спроектировать и реализовать вычислительный блок, предварительно составив для него таблицы функционирования и план моделирования, в котором приём входных данных (код операции и данные для выполнения операции) осуществляется параллельным кодом с их синхронизацией по отдельной линии по заднему фронту сигнала. Вычислительный блок должен после получения входных данных выполнить операцию согласно коду операции: 00 – операция не производится, на выход передаётся значение счётчика выполненных операций; 01 – выполнить декодирование Commodore GCR-кода в двоичное число (при несовпадении входного символа с таблицей установить выход, равный 1); 10 – над 3-х разрядными А и В выполняется логическая побитовая операция , 3-х разрядный результат подаётся на выход; 11 – над 3-х разрядными А и В выполняется арифметическая операция сложения, 3-х разрядный результат подаётся на выход. После выполнения каждой операции 5-ти разрядный счётчик операции должен увеличиваться на единицу. Устройство должно иметь вход синхронного сброса, который должен сбрасывать все буферы. После получения логической единицы по линии «read» произвести выдачу полученных результатов последовательным кодом младшими разрядами вперёд. Синхронизация передаваемых разрядов должна осуществляться нарастающим фронтом внутреннего синхросигнала, который также должен передаваться вместе с выходными данными. [pic 1]

Так же необходимо реализовать все вышесказанной на SystemVerilog.

1 Обобщенная функциональная схема

На рисунке 1.1 представлена обобщенная функциональная схема.

[pic 2]

Рисунок 1.1.1 – Обобщенная функциональная схема

Входной блок включает в себя «Запись сброса», «Параллельная запись данных», «Параллельная запись номера операции» и «Счетчик операции».

«Параллельная запись номера операции» нужна для обозначения кода операции. Всего возможно 4 состояния: 00 – выдать значение счётчика операций, 01 – выполнить операцию над входными данными согласно задаче, 10 – выполнить над входными данными операцию OP1, 11 – выполнить над входными данными операцию OP2. «Счетчик операции» необходим для счета выполненных операций. При каждом выполнении операции счётчик должен увеличиваться на единицу, в том числе и после выполнения операции с кодом 00. «Параллельная запись данных» - условие задания, как и «Запись сброса».

Операционный блок включает в себя «Декодер Commodore GCR», «Логическая операция А И (НЕ В)», и «Арифметическая операция А+В».

С помощью метода декодирования Commodore GCR байт данных с десятью или более битами кодируется таким образом, что никогда не следует друг за другом более двух нулевых битов. В Commodore было дополнительное условие, что не более восьми однобитов могут следовать друг за другом.

Выходной блок включает в себя «Устройство формирования выходных данных». Оно представляет из себя устройство, которое осуществляет вывод всех операций, проведенных в операционном блоке.

2 Таблица функционирования операционного блока

Таблица функционирования для операции представлена в таблице 1.[pic 3]

Таблица 1 - Таблица функционирования для операции [pic 4]

Таблица функционирования для операции арифметического сложения для А и В представлена в таблице 2.

Таблица 1 - Таблица функционирования для операции арифметического сложения для А и В