Разработка шифратора 16 -- 4

Введение

В рамках данной курсовой работы по дисциплине "Цифровые устройства и микропроцессоры в РЭО" была поставлена задача разработки шифратора 16 — 4. Цель работы заключается в проектировании и реализации устройства, которое бы позволяло осуществлять шифрование 16-разрядного двоичного кода в 4-разрядный код. Данный проект имеет большое практическое значение и может быть использован в различных областях, где требуется преобразование сигналов.

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Шифратор 16 на 4 - это устройство, которое принимает на вход 16 различных сигналов и преобразует их в 4-битный код, который можно передавать по каналу связи. Каждому входному сигналу соответствует определенный код, который определяется внутренней логикой шифратора. Например, если на вход подается сигнал A, то на выходе будет сформирован 4-битный код 0001. Шифраторы 16 на 4 широко используются в авиации для передачи информации о полете, такой как высота, скорость, направление, а также для передачи команд пилотам и диспетчерам.

Разрабатываемый шифратор на 16 входов должен эксплуатироваться при температуре окружающей среды 18 С.

1. Анализ существующих структур шифраторов

1.1 Общие сведения

Шифраторы  (также,  как  и  элементы  И,  ИЛИ,  НЕ,  И‐НЕ,  ИЛИ‐НЕ)  являются  комбинационными  элементами:  потенциалы  на  их  выходах  зависят  от  сиюминутного  состояния входов, с  их изменением меняется и  ситуация на выходах; такие элементы не  сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают  памятью.  Шифраторы  выпускаются  приоритетными  и  не  приоритетными.  У  приоритетного  шифратора  входы  имеют  разный  приоритет. Возбужденный  вход  с  большим  приоритетом  подавляет  действие  прежде  возбужденного  и  устанавливает  на  выходах код, соответствующий своему значению. Шифратор  решает  задачу,  обратную  дешифратору:  в  частности,  на  его  выходах  устанавливается  двоичный  код,  соответствующий  десятичному  номеру  возбужденного  информационного входа. При  построении  шифратора  для  получения  на  выходе  натурального  двоичного  кода  учитывают,  что  единицу  в  младшем  разряде  такого  кода  имеют  нечетные  десятичные цифры 1, 3, 5, 7, ... , т. е. на выходе младшего разряда должна быть «1», если  она  есть  на  входе  №  1  или  на  входе  №  3  и  т.  д.  Поэтому  входы  под  указанными  номерами  через  элемент  ИЛИ  соединяются  с  выходом  младшего  разряда.  Единицу  во  втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7, . . ., входы  с  этими  номерами  через  элемент  ИЛИ  должны  подключаться  к  выходу  шифратора,  на  котором  устанавливается второй разряд кода.   Аналогично,  входы  4, 5, 6, 7,...  через  элемент  ИЛИ  должны  быть  соединены  с  выходом,  на  котором  устанавливается  третий  разряд,  так  как  их  коды  имеют  в  этом  разряде единицу, и т. д. Схема  шифратора,  построенная  в  соответствии  с  изложенным  принципом, приведена  на  рис. 1.1.  а),  а  условное  изображение  –  на  рис. 1.1.  б),  где  E –  вход  разрешения работы, а Е0 – выход, логический 0 на котором свидетельствует о том, что ни  один  информационный  вход  не  возбужден.  Для  расширения  разрядности  (каскадирования) шифраторов вход E последующего шифратора соединяют с выходом E0 предыдущего.  Если  информационные  входы  предыдущего  шифратора  не  возбуждены  (E0=0), то последующий шифратор получает разрешение работать.