Разработка созу для хранения 8 байт
Автор: alexlovi • Март 25, 2019 • Курсовая работа • 2,706 Слов (11 Страниц) • 578 Просмотры
МИНИСТЕРСТВО ТРАНСПОРТА И КОММУНИКАЦИЙ РЕСПУБЛИКИ БЕЛАРУСЬ
БЕЛОРУССКАЯ ГОСУДАРСТВЕННАЯ АКАДЕМИЯ АВИАЦИИ
КАФЕДРА ТЕХНИЧЕСКОЙ ЭКСПЛУАТАЦИИ АВИАЦИОННОГО И
РАДИОЭЛЕКТРОННОГО ОБОРУДОВАНИЯ
«К ЗАЩИТЕ ДОПУСТИТЬ»
Руководитель КП
__________Павлушкин Э.Ж. «____»____________2018 г.
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту
НА ТЕМУ: «РАЗРАБОТКА СОЗУ ДЛЯ ХРАНЕНИЯ 8 БАЙТ»
Исполнитель: ________________ П.Д. Гайдукевич
Руководитель: ________________ Э.Ж. Павлушкин
МИНСК
2018
СОДЕРЖАНИЕ
ВВЕДЕНИЕ | ||
1 | АНАЛИЗ ТЕХНИЧЕСКОГО ЗАДАНИЯ | |
2 | АНАЛИЗ СУЩЕСТВУЮЩИХ СХЕМ ПАМЯТИ | |
3 | ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ ПАМЯТИ СОЗУ | |
4 | АЛГОРИТМ УВЕЛИЧЕНИЯ РАЗРЯДНОСТИ ЧИСЕЛ В ПАМЯТИ | |
5 | АЛГОРИТМ УВЕЛИЧЕНИЯ ИНФОРМАЦИОННОГО ОБЪЕМА ПАМЯТИ | |
6 | РАЗРАБОТКА СХЕМЫ НАЧЕРТАНИЯ ИНТЕГРАЛЬНОЙ СХЕМЫ СОЗУ | |
7 | КАРТА ПАМЯТИ СИНТЕЗИРОВАННОЙ СХЕМЫ ПАМЯТИ | |
8 | РАЗРАБОТКА СХЕМЫ ДЕШИФРАЦИИ ПАМЯТИ | |
9 | СИНТЕЗ СХЕМЫ ПАМЯТИ ЗАДАННОГО ОБЪЁМА | |
10 | ПОДБОР ИМС ПАМЯТИ | |
11 | РАСЧЕТЫ БЫСТРОДЕЙСТВИЯ, НАДЕЖНОСТИ, ПОМЕХОУСТОЙЧИВОСТИ, ПОТРЕБЛЯЕМОЙ МОЩНОСТИ, ДРУГИХ ПАРАМЕТРОВ ИМС | |
12 | РАЗРАБОТКА ПЛАТЫ | |
ВЫВОДЫ И ЗАКЛЮЧЕНИЕ |
ВВЕДЕНИЕ
Данный курсовой проект будет являться актуальным по причине того, что данное разрабатываемое запоминающее устройство будет являться быстродействующим и будет иметь малые габариты, будет также работать при высоких температурах и с высоким ускорением.
Целью данного курсового проекта является разработка сверхоперативного запоминающего устройства для хранения восьми байт, анализ существующих схем памяти, разработка интегральной схемы сверхоперативного запоминающего устройства, разработка платы и расчёт параметров.
Объектом является цифровая техника.
Предметом исследования является сверхоперативное запоминающее устройство для хранения восьми байт памяти.
1 АНАЛИЗ ТЕХНИЧЕСКОГО ЗАДАНИЯ
В данном курсовом проекте в соответствии с техническим заданием используются регистры и дешифратор на 3 входа [1].
Регистр – это интегральная микросхема средней степени интеграции, предназначенная для запоминания и хранения многоразрядного слова или его частей. Регистр является последовательным устройством, предназначенным для записи, хранения и сдвига информации, представленной в виде многоразрядного двоичного кода. Условно-графическое изображение регистра представлено на рисунке 1.1.
[pic 1]
Рисунок 1.1 – Условно-графическое изображение регистра
Условно-графическое изображение регистра памяти с разрешающим входом на 8 входов и 8 выходов для хранения 256К представлено на рисунке 1.2.
[pic 2]
Рисунок 1.2 – Условно-графическое изображение регистра памяти
Дешифратор – это логическая схема, преобразующая двоичный код в унарный, когда только на одном из всех выходов появляется активный сигнал. Номер этого активного выхода в десятичном коде совпадает с двоичным кодом, подаваемым на входные линии дешифратора. Изображение дешифратора представлено на рисунке 1.3. В данном курсовом решено использовать дешифратор с положительной логикой по причине того, что использование с отрицательной либо смешанной логикой может внести ошибки при проектировании и дополнительные элементы [2].
...