Синтезированный процессор на основе ПЛИС

  Министерство образования и науки РФ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

Кафедра ЭВМ

                                                                              К защите
                                                                             Руководитель проекта

                                                                                                                _______________________

дата, подпись

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

К КУРСОВОЙ РАБОТЕ

по курсу:

 «Схемотехническое проектирование»

по теме:

«Синтезированный процессор на основе ПЛИС»

Выполнил:

студент группы 245

Беликов А. В.                                                          _______________________                                                

                                                                                                                  дата сдачи на проверку, подпись

Проверил:

доцент кафедры ЭВМ

Кистрин А. В.                      _____________              _______________________                  

                                                                        оценка                                              дата защиты, подпись

Рязань 2015

Целью курсового проектирования является освоение методики проектирования сложных программируемых цифровых устройств для реализации на основе ПЛИС на примере быстродействующего синтезированного процессора.

Задание

Разработайте синтезированный процессор на основе ПЛИС семейства FLEX 10K в соответствии с заданными техническими требованиями, выполните отладку, тестирование и индивидуальные задания.

Параметры процессора.

1. Требование по быстродействию. Любая команда должна выполняться за один период синхроимпульсов.

2. Разрядность команд – фиксированная, 16 бит, разрядность данных – 8 бит.

3. Методы адресации и состав системы команд.

3.1. Состав команд с непосредственной адресацией: пересылка константы в регистр, суммирование, суммирование с учетом переноса, логические операций И, ИЛИ, сумма по модулю два.

3.2. Состав команд с регистровой адресацией подобен п.3.1. Команды должны быть двухадресными и выполняться над операндами, размещенными в регистрах.

3.3. Команды циклических сдвигов.

3.4. Команды обращения к памяти с косвенной регистровой адресацией.

3.5. Команды безусловных и условных переходов по признакам нуля - zf и переноса - cf с прямой адресацией.

Вариант индивидуального задания.

Задание А. Разработать программу для тестирования команд условных и безусловных переходов, выполнить моделирование. Определить временные задержки формирования адреса команд, чтения кода команды, а также формирования результата операции на шине данных.

Задание Б. Создать в памяти, начиная с адреса 00, массив из 8 чисел W0 – W7, которые вычисляются в соответствии с заданной формулой: [pic 1]

Определить экспериментально максимальную частоту синхронизации.

Задание В. Включить дополнительную команду инкремента содержимого регистра inc rx в систему команд, представить в отчете результаты тестирования.

Содержание

Введение………………………………………………………..….…....5

1. Архитектуры микропроцессорной системы и процессора…..…...….6
2. Система синхронизации……………………………………………..…8
3. Регистровая модели процессора………………………………….…..10
4. Разработка системы команд……………………………………….….11

1. Команды с непосредственной адресацией……………………….11
2. Двухадресные команды с регистровой адресацией ………....….13
3. Одноадресные команды с регистровой адресацией ………….....15
4. Команды обращения к памяти с косвенной регистровой адресацией………………………………………………………….16
5. Команды с прямой адресацией ………………………………...…17

1. Разработка проекта процессора в САПР…………………………….18

1. Разработка функциональной схемы процессора ………..………18
2. Модуль управления – control……………………………………...20
3. ПЗУ команд………………………………………………….……..22
4. Блок РОН…………………………………………………………...23
5. Модуль АЛУ……………………………………………….………25
6. Устройство синхронизации записи данных (sync_wr)………….28
7. Регистр флагов…………………………………………………….29

1. Разработка схемы процессора……………………………………….30
2. Выполнение задания А………………………………………………32
3. Выполнение задания Б……………………………………………….33
4. Выполнение задания В………………………………………………36

Литература……………………………………………………………37

Введение

Современный уровень проектирования цифровых вычислительных устройств характеризуется широким использованием программируемых логических интегральных схем (ПЛИС) типа «система на кристалле» (System On Chip). Для управления вычислительным процессом в указанных системах используют синтезированные процессоры, разработанные в виде проекта в САПР.