Essays.club - Получите бесплатные рефераты, курсовые работы и научные статьи
Поиск

Исследование последовательностных узлов цифровых ЭС

Автор:   •  Октябрь 28, 2018  •  Лабораторная работа  •  468 Слов (2 Страниц)  •  495 Просмотры

Страница 1 из 2

Министерство образования и науки Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования

«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ

УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)

Кафедра комплексной информационной безопасности электронно-вычислительных систем (КИБЭВС)

Отчет по лабораторной работе №5

ИССЛЕДОВАНИЕ ПОСЛЕДОВАТЕЛЬНОСТНЫХ УЗЛОВ ЦИФРОВЫХ ЭС

                                                                                                 

Студент гр.

_______

__________

Ассистент кафедры

       __________

__________

2016


1 Введение

1.1 Цель работы

Освоение базиса и схемотехники цифровых последовательностных ЭС и экспериментальный контроль их функциональных параметров.

Вариант выполнение работы - 23.


2 Ход работы

2.1 Исследование схемы асинхронного RS триггера

Соберем схему асинхронного RS триггера, согласно 23 варианту задания (рис. 2.1).

[pic 1]

Рисунок 2.1 –  Схема триггера

Таблица 1 - Состояния сигнальных линий

R

S

Q

/Q

1

0

0

0

1

2

0

1

1

0

3

1

0

0

1

4

1

1

0

1

5

0

0

0

1

В зависимости от значении таблицы 1, делаем вывод что:

  • Состояние выхода Q = 1, устанавливается состоянием S = 1 и R = 0.
  • Установка состояния Q = 0 в триггере обеспечивается только по состоянию R = 1 независимо от состояния на входе S.

        Выполним построение временных диаграмм переключений. В качестве  времени принимается очередной номер в последовательности сценария (рис. 2.2).

[pic 2]

Рисунок 2.2 – Диаграмма триггера

2.2 Исследование схемы синхронного односекционного RS триггера

Соберем схему синхронного односекционного RS триггера (рис. 2.3).

[pic 3]

Рисунок 2.3 – Схема триггера

Таблица 2 - Состояния сигнальных линий

S

R

C

Q

/Q

1

0

0

0

0

0

2

0

1

1

0

1

3

1

0

0

0

1

4

1

1

1

0

1

5

0

1

0

0

0

6

1

0

1

0

1

7

1

1

0

1

0

8

0

0

1

1

0

В зависимости от значении таблицы 2, делаем вывод что:

Пока на вход С не подана единица, из-за наличия логических блоков ИЛИ, записываться сигналы с S или R входов не будут. При наличии 1 на входе С, работа синхронного триггера от асинхронного ничем не отличается.

...

Скачать:   txt (6 Kb)   pdf (287.9 Kb)   docx (38.7 Kb)  
Продолжить читать еще 1 страницу »
Доступно только на Essays.club