Контрольная работа по «Электронике»
Автор: franzferdinand1 • Ноябрь 8, 2021 • Контрольная работа • 929 Слов (4 Страниц) • 271 Просмотры
Московский технический универститет связи и информатики
Контрольная работа
по курсу
«Электроника»
Москва 2020
Задание 1
Начертить принципиальную схему логического элемента на МДП-транзисторах(последняя цифра студенческого билета нечетная — схема 1-а).
Для заданных величин U0n= 2.0B U0p= 3.0B Uвх= 2.5В Ес= 5В определить напряжение на выходе схемы в отсутствии входного сигнала (логический 0 на входе) и при подаче сигнала на вход (логическая 1 на входе) .
Рис.1а[pic 1]
Пусть задана схема рис.1а Это логическая схема на n-канальных МДП-транзисторах. В МДП-транзисторах с индуцированным каналом в исходном состоянии канала нет, и ток через транзистор протекать не может. Для создания канала в МДП-транзисторе с каналом n-типа необходимо на затвор подать положительное напряжение относительно истока больше порогового напряжения U0n.
По условию задачи, пороговое напряжение транзисторов составляет U0n = 2,0 В, амплитуда входного сигнала Uвх = 2,5 В, напряжение питания Ec = 5 В. В отсутствие сигнала канала в транзисторе VT1 нет. Между истоком и стоком большое сопротивление. На истоке транзистора VT2 потенциал равен напряжению источника питания и составляет Uи2 = +5 В. Потенциал на затворе транзистора VT2 также равен напряжению источника питания, составляет Uз2 = +5 В и не зависит от уровня входного сигнала. Поскольку Uзи2 = Uз2 – Uи2 ≥ 0, а Uзс2 = Uз2 – Uс2 = 0, то проводимость транзистора VT2 определяется областью вблизи стока и имеет практически постоянную величину. Транзистор VT2 выполняет в данной схеме роль нагрузки в цепи стока для транзистора VT1 и имеет практически постоянное сопротивление, не зависящее от уровня входного сигнала.
Суммарное сопротивление последовательно соединенных транзисторов велико, и через транзисторы VT1 и VT2 протекает очень маленький ток. Потенциал на выходе схемы относительно земли
Uвых = Еc – I*Rканала2
Падение напряжения на сопротивлении канала транзистора VT2 мало, т.к. мало значение тока, протекающего через канал. Выходное напряжение близко к величине напряжения питания 5 В.
При подаче входного сигнала (логической «1») напряжение затвора относительно истока (Uзи1) транзистора VT1 равно Uзи1 = 2,5 В, что меньше порогового. Следовательно, при наличии на входе сигнала логической «1» в транзисторе VT1 не образуется канал. Между истоком и стоком транзистора VT1 сопротивление мало.
При этом сопротивление транзистора VT2 остается неизменным.
Сопротивление сток-исток транзистора VT2 значительно больше сопротивления сток-исток транзистора VT1, поэтому при одинаковом токе, протекающем через оба транзистора, падение напряжения на VT1 мало. Выходное напряжение нулевое.
Задание 2
Рис.2[pic 2]
Начертить схему логического элемента ТТЛ (рис. 2). Значения входных сигналов (последняя цифра номера студенческого билета 1):
1-е состояние: X1 = 0, Х2 = 0, ХЗ = 1, Х4 = 1.
2-е состояние: X1 = 1, Х2 = 1, ХЗ = 1, Х4 = 1.
Определить логическое состояние на выходе схемы. Дать пояснение состояния транзисторов (открыт, закрыт) для сигналов на входе.
Решение.
Рис. 2. Схема логического элемента ТТЛ.
1-е состояние. Пусть задана следующая комбинация входных логических сигналов:
X1 = 0, Х2 = 0, ХЗ = 1, Х4 = 1.
Определим состояние транзисторов и логический уровень на выходе.
Считаем, что уровень логической единицы близок к напряжению питания. Уровень логического нуля близок к нулевому потенциалу и не превышает 0,1 В.
Транзистор МЭТ имеет четыре идентичных перехода база-эмиттер. Примем, что для открывания перехода база-эмиттер необходимо напряжение
...